Data Sheet Switch Layer 3

Catalyst 4908G-Layer 3 Switch—High Performance Layer 3 Switching

THE CATALYST® 4908G-L3 SWITCH IS A FIXED-CONFIGURATION LAYER 3 (L3) ETHERNET SWITCH FEATURINGWIRE-SPEED SWITCHING FOR IP, IPX®, AND IP MULTICAST. THIS NEW CATALYST SWITCH PROVIDES THE HIGH PERFORMANCE THAT IS REQUIRED FOR MID-SIZE CAMPUS BACKBONES WITH JUST THE RIGHT PORT DENSITY. IT IS IDEAL FOR AGGREGATING MULTIPROTOCOL TRAFFIC FROM MULTIPLE WIRING CLOSETS OR WORKGROUP SWITCHES SUCH AS THE CATALYST 2900, CATALYST 3500, CATALYST 4000, OR CATALYST 5000 SWITCHES.

The Catalyst 4908G-L3 switch provides non-blocking routing and switching for IP, IPX, and IP multicast while also offering wire-speed Layer 2 switching for non-routable protocols such as NetBIOS and DECnet local-area transport (LAT). This capability allows network managers to augment their multiprotocol backbones with the Catalyst 4908G-L3 without having to build parallel networks, as is often required with IP-only switches.

Catalyst 4908G-L3 features at a glance:

• Eight ports of 1000BaseX Gigabit Ethernet with gigabit interface converter (GBIC) support, all ports with Layer Three switching capability at wire speed 
• High Performance—over 11 Mpps Layer Three Switching and Routing of IP, IPX, and IP Multicast 
• 22 Gbps non-blocking switch fabric.
• High Performance CPU with Cisco IOS® system software.Quality of Service (QoS)—multiple queues with Weighted Round Robin (WRR) scheduling. 
• Comprehensive management tools based on standard CiscoWorks2000 applications. 
• Access List Support on all ports Figure 1 Catalyst 4908G-L3 Fixed Configuration Wire Speed Layer Three Switch

Introducing the Catalyst 4908G-L3

The Catalyst 4908G-L3 is a fixed-configuration Layer 3 Ethernet switch with 8 Gigabit Ethernet ports utilizing modular GBIC interfaces. The switch is ideal for backbone deployment in mid sized networks that require wire speed Layer 3 performance but do not require the Gigabit Ethernet densities offered in the Catalyst 6000 and Catalyst 8500 Series of switches. Another application for the Catalyst 4908G-L3 is for server farm aggregation where Layer 3 services are required.

Catalyst 4908G-L3 Overview

The Catalyst 4908G-L3 provides an aggregate throughput of close to 12 Mpps for Layer 3 switching (it performs at wire speed for its 8 interfaces yielding an aggregate of 11,904 Mpps.) These data rates apply not only to IP and IPX traffic but also to IP multicast and bridged traffic and are a result of using high-speed application-specific integrated circuit (ASIC) technology on each port to perform true Layer 3 switching. The Catalyst 4908G-L3 supports a high-performance architecture with 22 Gbps bandwidth. The switch fabric is capable of supporting all 8 Gigabit Ethernet ports simultaneously at wire speed.

The Catalyst 4908G-L3 is housed in a 1.5 RU chassis and can be provisioned with an optional external redundant power supply. It supports a 22 Gbps shared-memory, fully non-blocking switch fabric, a high-performance RISC processor which provides the routing intelligence, and individual port based ASICs for the Layer 3 switching. The Catalyst 4908G-L3 uses Cisco Express Forwarding (CEF), which has been developed for the Cisco 12000 Gigabit Switch Router (GSR), the Catalyst 8500, and the Cisco 7500. This technology provides Layer 3 switching based on a topology map of the entire network that is distributed to each port based ASIC, allowing it to make autonomous switching decisions without the involvement of a centralized CPU.

Catalyst 4908G-L3 Layer 3 Highlights- IP at Mpps

The Catalyst 4908G-L3 provides a complete IP routing solution without sacrificing any of the services that are required to build a scalable network. The Catalyst 4908G-L3 is a feature-rich switch with full Cisco IOS implementation that allows network managers to continue to administer and manage their networks as they do today while scaling their backbone bandwidths to gigabit speeds. The Catalyst 4908G-L3 supports all the routing protocols that are used today in mid-sized networks. These protocols include:

• Border Gateway Protocol (BGP)

• Interior Gateway Routing Protocol (IGRP)

• Enhanced IGRP (EIGRP)

• Open Shortest Path First (OSPF)

• Routing Information Protocol (RIP) Versions 1 and 2

• Static routes

• Route redistribution

In addition to these routing protocols, the Catalyst 4908G-L3 supports all the additional protocols necessary to build scalable, reliable networks, including:

• Hot Standby Router Protocol (HSRP)

• Internet Group Management Protocol (IGMP) 1 and 2

• Dynamic Host Configuration Protocol (DHCP) Relay

• Cisco Group Management Protocol (CGMP)

• Internet Control Message Protocol (ICMP)

• Gateway Discovery Protocol (GDP)

• ICMP Router Discovery Protocol (IRDP)

• Bootstrap Protocol (BOOTP) Relay

IPX Switching Feature Set

The Catalyst 4908G-L3 with its IPX wire-speed performance is also a full-fledged IPX router with the enhancements only Cisco IOS can offer. It provides basic services such as Novell NetWork RIP and Service Advertising Protocols (SAPs), value-added routing protocols such as Novell Enhanced IGRP, as well as route distribution among all of these protocols. In addition, the Catalyst 4908G-L3 supports those features that help to make a large Novell network scale. These features include:

•         Get Nearest Server (GNS) response filtering and round-robin GNS support

•         Novell RIP

•         SAP, protocol, and NetBIOS name filtering

•         Equal-cost path load sharing

•         Variable RIP and SAP timers

•         Novell NetBIOS type 20 propagation support for legacy applications that continue to be mission critical

•         Novell-compliant IPX ping utility

This feature set as well as the wire-speed IPX switching make the Catalyst 4908G-L3 unique in terms of switch platforms.

IP Multicast Switching and Routing

The Catalyst 4908G-L3 Switch supports IP multicast at wire speeds across all its ports. As multicast applications such as Microsoft NetShow and NetMeeting become more widely deployed, end-to-end multicast support becomes increasingly important with multicast routing protocols that are integral to a consistent end-to-end multicast solution. The Catalyst 4908G-L3 supports both Protocol Independent Multicast (PIM) sparse and dense modes, and Distance Vector Multicast Routing Protocol (DVMRP) interoperability for legacy applications. The Catalyst 4908G-L3 provides support for IGMP, Versions 1 and 2, and CGMP server capabilities for integrating IP multicast support with Catalyst wiring closet switches. These protocols are necessary not only for IP multicast clients to join groups but also for efficient leave processing, which saves bandwidth and end-station CPU cycles.

Security

The Catalyst 4908G-L3 has the ability to prevent security breaches via the use of both IP and IPX access lists. This is useful in preventing users from accessing certain applications or services. The Catalyst 4908G-L3 will support both inbound and outbound access lists on all its Gigabit Ethernet interfaces. These access lists can be defined similar to any Cisco IOS router as standard IPX access lists as well as standard and extended IP based access lists. Having both inbound and outbound control of packets on the Gigabit Ethernets allows Network Managers to

prevent traffic both on egress as well as ingress.

Gigabit EtherChannel Technologies

The Catalyst 4908G-L3 supports Gigabit EtherChannel technologies, allowing Network Managers to group up to four of the Gigabit Ethernet ports into a channel.

Quality of Service

The Catalyst 4908G-L3 incorporates a centralized non-blocking 22 Gigabit shared-memory switching fabric. The rich QoS capabilities of the switching fabric enable network managers to protect mission-critical applications by supporting delay-sensitive traffic, while managing bandwidth in the campus backbone. The switching fabric supports Per-Flow Queuing (PFQ), differentiated delay priorities using a WRR scheduler for delay-sensitive applications, and differentiated loss priorities for managing congestion and traffic policing and shaping. The fast packet memory embedded in the switching fabric is allocated dynamically on a per-queue (flow) basis. This dynamic allocation used in conjunction with user-defined queue thresholds and configurable queue scheduling weights ensures that time-sensitive traffic is handled properly with no packet loss. These thresholds and queuing weights can be dynamically adjusted with Cisco Assure Policy Networking, allowing an end-to-end QoS solution.

The Catalyst 4908G-L3 supports per-port input rate limiting, output rate limiting, and traffic shaping on Gigabit Ethernet and Fast Ethernet interfaces. The per-port rate limiting feature provides the ability to rate limit the input and/or output traffic of a port. The traffic rate of the port is monitored. The conforming traffic is allowed, and the nonconforming traffic is dropped. The per-port shaping feature provides the ability to shape the output of a port. The output traffic rate of the port is monitored to verify that the traffic leaves the interface at the user-configured rate. When excess traffic comes into the switch, back pressure is applied from the modules to the switch fabric, and the excess traffic gets queued in the switch fabric. If the switch fabric queues overflow, the excess traffic is dropped. The minimum rate is 32 kbps, with a granularity of 32 kbps.

Comprehensive Network Management of CiscoWorks2000

Catalyst 4908G-L3 Series products are managed by Cisco powerful CiscoWorks 2000 network management products (option). The Essentials product suite leverages the power of the intranet with browser-based access anywhere within the network. Network managers can walk up to any browser console, simply identify who they are via the access control interface, and immediately begin checking on the uptime of each device, the active software versions that are running the Catalyst 4908G-L3, and print a Year 2000-compliant report. For drill-down real-time device status information, the network operations staff can launch the Cisco award-winning CiscoView application from their fault-management station and at a glance check on the health of the power supplies, line cards, and the operational status of each port. For more sophisticated network-wide information, network managers can launch the CiscoWorks for Switched Internetworks (CWSI)-campus product bundle, which automatically discovers the physical and logical representations of the Catalyst switch networks. This object-based discovery system offers detailed information on the location and type of each switch within the network, the type of links that connect the switches together, and displays integrity reports on the configurations between each switch. All this information is provided graphically within the topology interface with search and location utilities. This topology interface offers a convenient launching point for other applications within CWSI campus, including the Remote Monitoring (RMON) based traffic-analysis application. Support for local, out-of-band management is delivered through a terminal or modem attached to either of the two EIA/ TIA-232 interfaces; remote in-band management is available via Simple Network Management Protocol (SNMP), Telnet client, BOOTP, and Trivial File Transfer Protocol (TFTP).

Summary

The Catalyst 4908G-L3 is a cost-effective, high-performance, feature-rich Layer3 Ethernet switch ideally suited for mid-size backbones that require Layer 3 switching in increments of 8 Gigabit Ethernet ports. It supports wire speed routing and switching of IP, IPX, IP Multicast across all interfaces. This new Catalyst has a non-blocking, 22 Gbps architecture that enables all ports to L3 switch simultaneously at wire speed. All the Gigabit Ethernets support standard GBIC technology, giving Network Managers the flexibility to select and change gigabit interfaces in the Catalyst 4908G-L3 quickly,.

Technical Specifications

Performance

• 22 Gbps switching fabric

• Over 11 million PPS wire-speed forwarding rate for 64-byte packets

• MIPs RISC CPU- R5000 CPU, 16 MM Flash, 64 MB DRAM

• Route Entries: 16,000 minimum/-32,000 maximum

• 12 MB memory architecture shared by all ports

• Packet forwarding rate for 64-byte packets:

• 1,488,000 PPS to 1000BaseX ports

• Includes RIP I and RIP II, OSPF, IGRP, EIGRP

Management

• SNMP Management Information Base (MIB) II

Standards

• IEEE 802.3x full duplex 1000BaseX ports

• IEEE 802.1D Spanning-Tree Protocol

• IEEE 802.1Q VLAN

• IEEE 802.3z 1000BaseX specification

• 1000BaseX (GBIC)

• 1000BaseSX

• 1000BaseLX/LH

• 1000Base ZX

Y2K

• Y2K compliant

Connectors and Cabling

• 1000BaseX GBIC ports: SC fiber connectors, single mode or multimode fiber

• Console and auxiliary port: RJ-45 connectors, RS-232 serialcabling

Indicators

• Per-port status LEDs

– Link up: illuminated Color—green

– Link down: not illuminated

Dimensions and Weight (H x W x D)

• 2.69 x 17.1 x 18 in (6.6 x 43.4 x 45.7 cm)

• One and half rack unit

• 18 lb (8.08 kg)

Environmental Conditions and Power Requirements

• Operating temperature: 32 to 113 F (0 to 45 C)

• Storage temperature: -4 to 149 F (-20 to 65 C)

• Operating relative humidity: 10 to 85% noncondensing

• Operating altitude: Up to 10,000 ft. (3000 m)

• Power supply output 175 W; BTU 820 per hour

• AC input voltage/frequency: 100 to 120/200 to 240 VAC (autoranging) 50 to 60 Hz

Safety Certifications

• UL 1950

• CSA 22.2 No. 950

• EN 60950

• IEC 950

• AS/NZS 3260, TS001

• CE

Electromagnetic Emissions Certifications

• FCC Part 15 Class A

• EN 55022B Class A (CISPR 22 Class A)

• VCCI Class A

• AS/NZS 3548 Class A

• BCIQ

• CE Marking

Ordering Information

Product Number Description

WS-C4908G-L3 Catalyst 4908G-L3 switch, 8 port 1000BaseX L3 Switch (GBIC) Included IP, IP Multicast, Bridging. Note: GBIC modules need to be ordered separately

FR4908GL3-IPX IPX Switching License

WS-G5484 = 1000BaseSX GBIC module

WS-G5486 = 1000BaseLX/LH GBIC module

WS-G5487 = 1000BaseZX GBIC module

CAB-GELX- Gigabit Ethernet multimode conditioning cable

PWR600-AC-RPS-NCAB 600W redundant AC power system without DC power cables

CAB-RPSY-2218 Two-to-one DC Power cable (for RPS)

STKRACKMOUNT1.5RU= Catalyst 4908G-L3 rack mount kit (spare)

CON-SNT-WS-C49XX SMARTnet™ 8 x 5 x nbd

CON-SNTE-WS-C49XX SMARTnet 8 x 5 x 4

CON-SNTP-WS-C49XX SMARTnet 24 x 7 x 4

CON-OS-WS-C49XX SMARTnet Onsite 8 x 5 x nbd

CON-OSE-WS-C49XX SMARTnet Onsite 8 x 5 x 4

CON-OSP-WS-C49XX SMARTnet Onsite 24 x 7 x 4

Mini-RMON Agent

License

Copyright © 1999 Cisco Systems, Inc. All rights reserved. Printed in the USA. SMARTnet is a trademark; Catalyst, Cisco, Cisco IOS, Cisco Systems, the Cisco Systems logo, EtherChannel, IOS, and IPX are registered trademarks of

Cisco Systems, Inc. and/or its affiliates in the U.S. and certain other countries. All other trademarks mentioned in this document are the property of their respective owners. (9910R) 11/99 BW5664

Cisco Systems has more than 200 offices in the following countries. Addresses, phone numbers, and fax numbers are listed on the

C i s c o C o n n e c t i o n O n l i n e We b s i t e a t h t t p : / / w w w. c i s c o . c o m / o f f i c e s .

Argentina • Australia • Austria • Belgium • Brazil • Canada • Chile • China • Colombia • Costa Rica • Croatia • Czech Republic • Denmark • Dubai, UAE Finland • France • Germany • Greece • Hong Kong • Hungary • India • Indonesia • Ireland • Israel • Italy • Japan • Korea • Luxembourg • Malaysia Mexico • The Netherlands • New Zealand • Norway • Peru • Philippines • Poland • Portugal • Puerto Rico • Romania • Russia • Saudi Arabia • Singapore Slovakia • Slovenia • South Africa • Spain • Sweden • Switzerland • Taiwan • Thailand • Turkey • Ukraine • United Kingdom • United States • Venezuela

Corporate Headquarters

Cisco Systems, Inc. 170 West Tasman Drive San Jose, CA 95134-1706

USA http://www.cisco.com Tel: 408 526-4000 800 553-NETS (6387) Fax: 408 526-4100

European Headquarters

Cisco Systems Europe s.a.r.l. Parc Evolic, Batiment L1/L2

16 Avenue du Quebec Villebon, BP 706 91961 Courtaboeuf Cedex France

http://www-europe.cisco.com Tel: 33 1 69 18 61 00 Fax: 33 1 69 28 83 26

Americas Headquarters

Cisco Systems, Inc. 170 West Tasman Drive San Jose, CA 95134-1706

USA http://www.cisco.com Tel: 408 526-7660 Fax: 408 527-0883

Asia Headquarters

Nihon Cisco Systems K.K. Fuji Building, 9th Floor 3-2-3 Marunouchi Chiyoda-ku, Tokyo 100 Japan http://www.cisco.com Tel: 81 3 5219 6250 Fax: 81 3 5219 6001

Additional Information

For More Information on Cisco Products, Contact:

• U. S. and Canada: 800 553-NETS (6387)

• Europe: 32 2 778 4242

• Australia: 612 9935 4107

• Other: 408 526-7209

• World Wide Web URL: http://www.cisco.com

WS-C4900-EMS-LIC Catalyst 4908G-L3 RMON Agent License

Gambar Motherboard Asus

Perbedaan RISC dengan CISC

Tipe Processor

1. RISC ( Reduced Instruction Set Computer )

    - CPU Apple

2. CISC ( Complex Instruction Set Computer )

    - AMD CPU dan Intel

RISC singkatan dari Reduced Instruction Set Computer. Merupakan bagian dari arsitektur mikroprosessor, berbentuk kecil dan berfungsi untuk negeset istruksi dalam komunikasi diantara arsitektur yang lainnya.

Sejarah RISC

Proyek RISC pertama dibuat oleh IBM, stanford dan UC –Berkeley pada akhir tahun 70 dan awal tahun 80an. IBM 801, Stanford MIPS, dan Barkeley RISC 1 dan 2 dibuat dengan konsep yang sama sehingga dikenal sebagai RISC. RISC mempunyai karakteristik :

• one cycle execution time : satu putaran eksekusi. Prosessor RISC mempunyai CPI (clock per instruction) 

   atau waktu per instruksi untuk setiap putaran. Hal ini dimaksud untuk mengoptimalkan setiap instruksi pada 

   CPU.

• pipelining:adalah sebuah teknik yang memungkinkan dapat melakukan eksekusi secara simultan.Sehingga 

   proses instruksi lebih efiisien

• large number of registers: Jumlah register yang sangat banyak. RISC di Desain dimaksudkan untuk dapat 

  menampung jumlah register yang sangat banyak untuk mengantisipasi agar tidak terjadi interaksi yang 

  berlebih dengan memory.

Disingkat dengan CISC. Rangkaian instruksi built-in pada processor yang terdiri dari perintah-perintah yang kompleks. Instruksi-instruksi yang tersedia memudahkan para programmer untuk mengembangkan aplikasi untuk plattform CISC. Di lain pihak, banyaknya instruksi dalam CISC dapat mengurangi kecepatannya. Chip Intel x86 merupakan chip dari jenis CISC karena ia menggunakan set instruksi kompleks.

CISC merupakan kebalikan dari RISC, biasanya digunakan pada keluarga processor untuk PC (AMD, Cyrix). Para pesaing Intel seperti Cyrix dan AMD juga telah menggunakan chip RISC tetapi ia telah dilengkapi dengan penukar (converter) CISC.

Di sini chip jenis RISC akan membahagikan operasi besar kepada beberapa operasi yang lebih mudah sehingga terdapat perintah-perintah kecil yang mampu memproses dengan cepat.

Para perancang mikroprosesor mencari kinerja lebih bagus di dalam keterbatasan teknologi kontemporer. Pada tahun 1970-an misalnya, memori diukur dengan kilobyte dan sangat mahal saat itu. CISC merupakan pendekatan dominan karena menghemat memori.

Pada arsitektur CISC seperti Intel x86, yang diperkenalkan pada tahun 1978, bisa terdapat ratusan instruksi program - perintah-perintah sederhana yang menyuruh sistem menambah angka, menyimpan nilai dan menampilkan hasilnya. Bila semua instruksi panjangnya sama, instruksi sederhana akan memboroskan memori. Instruksi sederhana membutuhkan ruang penyimpanan 8 bit, sementara instruksi yang paling kompleks mengkonsumsi sebanyak 120 bit.

Walaupun instruksi dengan panjang bervariasi lebih sulit diproses oleh chip, instruksi CISC yang lebih panjang akan lebih kompleks. Bagaimanapun, untuk memelihara kompatibilitas software, chip x86 seperti Intel Pentium III dan AMD Athlon harus bekerja dengan instruksi CISC yang dirancang pada tahun 1980-an, walaupun keuntungan awalnya yaitu menghemat memori tidaklah penting sekarang.

Kelebihan dan kekurangan dari dua arsitektur tersebut sering menjadi perdebatatan diantara para ahli. Namun demikian teknologi terkini menggunakan arsitektur RISC ini.

Perbedaan RISC dengan CISC dilihat dari segi instruksinya

RISC ( Reduced Instruction Set Computer )

- Menekankan pada perangkat lunak, dengan sedikit transistor

- Instruksi sederhana bahkan single

- Load / Store atau memory ke memory bekerja terpisah

- Ukuran kode besar dan kecapatan lebih tinggi

- Transistor didalamnya lebih untuk meregister memori

CISC ( Complex Instruction Set Computer )

- Lebih menekankan pada perangkat keras, sesuai dengan takdirnya untuk pragramer.

- Memiliki instruksi komplek. Load / Store atau Memori ke Memori bekerjasama

- Memiliki ukuran kode yang kecil dan kecepatan yang rendah.

- Transistor di dalamnya digunakan untuk menyimpan instruksi - instruksi bersifat komplek

Sudah sering kita mendengar debat yang cukup menarik antara komputer personal IBM dan kompatibelnya yang berlabel Intel Inside dengan komputer Apple yang berlabel PowerPC. Perbedaan utama antara kedua komputer itu ada pada tipe prosesor yang digunakannya. Prosesor PowerPC dari Motorola yang menjadi otak utama komputer Apple Macintosh dipercaya sebagai prosesor RISC, sedangkan Pentium buatan Intel diyakini sebagai prosesor CISC. Kenyataannya komputer personal yang berbasis Intel Pentium saat ini adalah komputer personal yang paling banyak populasinya. Tetapi tidak bisa pungkiri juga bahwa komputer yang berbasis RISC seperti Macintosh, SUN adalah komputer yang handal dengan sistem pipelining, superscalar, operasi floating point dan sebagainya.

Apakah memang RISC lebih lebih baik dari CISC atau sebaliknya. Tetapi tahukah kita dimana sebenarnya letak perbedaan itu. Apakah prosesor dengan instruksi yang lebih sedikit akan lebih baik dari prosesor yang instruksinya kompleks dan lengkap. Apakah memang perbedaan prosesor itu hanya dari banyak atau tidaknya instruksi saja. Bukankah jumlah instruksi tidak berhubungan dengan ke-handal-an suatu prosesor. Pertanyaan-pertanyaan ini yang hendak dijawab melalui tulisan berikut. Namun supaya lebih dekat dengan elektronika praktis, ElectronicLab akan lebih fokus pada mikrokontroler low-cost yang berbasis RISC dan CISC. Sebagai contoh dari mikrokontroler CISC adalah 68HC11 buatan Motorola dan 80C51 dari Intel. Kita juga mengenal keluarga PIC12/16CXX dari Microchip dan COP8 buatan National Semiconductor sebagai mikrokontroler yang berbasis RISC.

CISC adalah singkatan dari Complex Intruction Set Computer dimana prosesor tersebut memiliki set instruksi yang kompleks dan lengkap. Sedangkan RISC adalah singkatan dari Reduced Instruction Set Computer yang artinya prosesor tersebut memiliki set instruksi program yang lebih sedikit. Karena perbedaan keduanya ada pada kata set instruksi yang kompleks atau sederhana (reduced), maka mari kita bahas sedikit tentang intruksi itu sendiri.

Sistem mikrokontroler selalu terdiri dari perangkat keras (hardware) dan perangkat lunak (software). Perangkat lunak ini merupakan deretan perintah atau instruksi yang dijalankan oleh prosesor secara sekuensial. Instruksi itu sendiri sebenarnya adalah bit-bit logik 1 atau 0 (biner) yang ada di memori program. Angka-angka biner ini jika lebarnya 8 bit disebut byte dan jika 16 bit disebut word. Deretan logik biner inilah yang dibaca oleh prosesor sebagai perintah atau instruksi. Supaya lebih singkat, angka biner itu biasanya direpresentasikan dengan bilangan hexa (HEX). Tetapi bagi manusia, menulis program dengan angka biner atau hexa sungguh merepotkan. Sehingga dibuatlah bahasa assembler yang direpresentasikan dengan penyingkatan kata-kata yang cukup dimengerti oleh manusia.

Bahasa assembler ini biasanya diambil dari bahasa Inggris dan presentasinya itu disebut dengan Mnemonic. Masing-masing pabrik mikroprosesor melengkapi chip buatannya dengan set instruksi yang akan dipakai untuk membuat program.

Biner Hexa Mnemonic

10110110 B6 LDAA …

10010111 97 STAA …

01001010 4A DECA …

10001010 8A ORAA …

00100110 26 BNE …

00000001 01 NOP…

01111110 7E JMP …

Sebagian set instruksi 68HC11

Pada awalnya, instruksi yang tersedia amat sederhana dan sedikit. Kemudian desainer mikroprosesor berlomba-lomba untuk melengkapi set instruksi itu selengkap-lengkapnya. Jumlah instruksi itu berkembang seiring dengan perkembangan desain mikroprosesor yang semakin lengkap dengan mode pengalamatan yang bermacam-macam. Mikroprosesor lalu memiliki banyak instruksi manipulasi bit dan seterusnya dilengkapi dengan instruksi-instruksi aritmatik seperti penjumlahan, pengurangan, perkalian dan pembagian. Seperti contohnya 68HC11 banyak sekali memiliki set instruksi untuk percabangan seperti BNE, BLO, BLS, BMI, BRCLR, BRSET dan sebagainya.

Perancang mikroprosesor juga memperkaya ragam instruksi tersebut dengan membuat satu instruksi tunggal untuk program yang biasanya dijalankan dengan beberapa intruksi. Misalnya pada 80C51 untuk contoh program berikut ini.

LABEL …

…

DEC R0

MOV A,R0

JNZ LABEL

Program ‘decrement’ 80C51

Program ini adalah program pengulangan yang mengurangi isi register R0 sampai register R0 menjadi kosong (nol). Intel menambah set instruksinya dengan membuat satu instruksi khusus untuk keperluan seperti ini :

LABEL ….

DJNZ R0,LABEL

Instruksi ‘decrement jump not zero’ 80C51

Kedua contoh program ini hasilnya tidak berbeda. Namun demikian, instruksi kompleks seperti DJNZ mempermudah pembuat program. Set instruksi yang lengkap diharapkan akan semakin membuat pengguna mikroprosesor leluasa menulis program dalam bahasa assembler yang mendekati bahasa pemrograman level tinggi. Intel 80C51 yang dikembangkan dari basis prosesor 8048 dirilis pada tahun 1976 memiliki tidak kurang dari 111 instruksi. Tidak ketinggalan, 68HC11 dari Motorola yang populer di tahun 1984 dilengkapi dengan 145 instruksi. Karena banyak dan kompleksnya instruksi yang dimiliki 68HC11 dan 80C51, kedua contoh mikrokontroler ini disebut sebagai prosesor CISC.

Debat CISC versus RISC dimulai ketika pada tahun 1974 IBM mengembangkan prosesor 801 RISC. Argumen yang dipakai waktu itu adalah mengapa diperlukan instruksi yang kompleks. Sebab pada prinsipnya, instruksi yang kompleks bisa dikerjakan oleh instruksi-instruksi yang lebih sederhana dan kecil. Ketika itu penggunaan bahasa tingkat tinggi seperti Fortran dan kompiler lain (compiler/interpreter) mulai berkembang. Apalagi saat ini compiler seperti C/C++ sudah lazim digunakan. Sehingga sebenarnya tidaklah diperlukan instruksi yang kompleks di tingkat prosesor. Kompiler yang akan bekerja men-terjemahkan program dari bahasa tingkat tinggi menjadi bahasa mesin.

Untuk melihat bagaimana perbedaan instruksi RISC dan CISC, mari kita lihat bagaimana keduanya melakukan perkalian misalnya c = a x b. Mikrokontroler 68HC11 melakukannya dengan program sebagai berikut :

LDAA #$5

LDAB #$10

MUL

Program 5×10 dengan 68HC11

Cukup tiga baris saja dan setelah ini accumulator D pada 68HC11 akan berisi hasil perkalian dari accumulator A dan B, yakni 5 x 10 = 50. Program yang sama dengan PIC16CXX, adalah seperti berikut ini.

MOVLW 0×10

MOVWF Reg1

MOVLW 0×05

MOVWF Reg2

CLRW

LOOP ADDWF Reg1,0

CFSZ Reg2,1

GOTO LOOP

…

…

Program 5×10 dengan PIC16CXX

Prosesor PIC16CXX yang RISC ini, tidak memiliki instruksi perkalian yang khusus. Tetapi perkalian 5×10 itu sama saja dengan penjumlahan nilai 10 sebanyak 5 kali. Kelihatannya membuat program assembly dengan prosesor RISC menjadi lebih kompleks dibandingkan dengan prosesor CISC. Tetapi perlu diingat, untuk membuat instruksi yang kompleks seperti instruksi MUL dan instruksi lain yang rumit pada prosesor CISC, diperlukan hardware yang kompleks juga. Dibutuhkan ribuan gerbang logik (logic gates) transistor untuk membuat prosesor yang demikian. Instruksi yang kompleks juga membutuhkan jumlah siklus mesin (machine cycle) yang lebih panjang untuk dapat menyelesaikan eksekusinya. Instruksi perkalian MUL pada 68HC11 memerlukan 10 siklus mesin dan instruksi pembagiannya memerlukan 41 siklus mesin.

Pendukung RISC berkesimpulan, bahwa prosesor yang tidak rumit akan semakin cepat dan handal. Hampir semua instruksi prosesor RISC adalah instruksi dasar (belum tentu sederhana), sehingga instruksi-instruksi ini umumnya hanya memerlukan 1 siklus mesin untuk menjalankannya. Kecuali instruksi percabangan yang membutuhkan 2 siklus mesin. RISC biasanya dibuat dengan arsitektur Harvard, karena arsitektur ini yang memungkinkan untuk membuat eksekusi instruksi selesai dikerjakan dalam satu atau dua siklus mesin.

Sebagai perbandingan jumlah instruksi pada prosesor RISC, COP8 hanya dilengkapi dengan 58 instruksi dan PIC12/16CXX hanya memiliki 33 instruksi saja. Untuk merealisasikan instruksi dasar yang jumlah tidak banyak ini, mikroprosesor RISC tidak memerlukan gerbang logik yang banyak. Karena itu dimensi dice IC dan konsumsi daya prosesor RISC umumnya lebih kecil dibanding prosesor CISC. Bukan karena kebetulan, keluarga mikrokontroler PICXX banyak yang dirilis ke pasar dengan ukuran mini. Misalnya PIC12C508 adalah mikrokontroler DIP 8 pin.

CISC dan RISC perbedaannya tidak signifikan jika hanya dilihat dari terminologi set instruksinya yang kompleks atau tidak (reduced). Lebih dari itu, RISC dan CISC berbeda dalam filosofi arsitekturnya. Filosofi arsitektur CISC adalah memindahkan kerumitan software ke dalam hardware. Teknologi pembuatan IC saat ini memungkinkan untuk menamam ribuan bahkan jutaan transistor di dalam satu dice. Bermacam-macam instruksi yang mendekati bahasa pemrogram tingkat tinggi dapat dibuat dengan tujuan untuk memudahkan programmer membuat programnya. Beberapa prosesor CISC umumnya memiliki microcode berupa firmware internal di dalam chip-nya yang berguna untuk menterjemahkan instruksi makro. Mekanisme ini bisa memperlambat eksekusi instruksi, namun efektif untuk membuat instruksi-instruksi yang kompleks. Untuk aplikasi-aplikasi tertentu yang membutuhkan singlechip komputer, prosesor CISC bisa menjadi pilihan.

Sebaliknya, filosofi arsitektur RISC adalah arsitektur prosesor yang tidak rumit dengan membatasi jumlah instruksi hanya pada instruksi dasar yang diperlukan saja. Kerumitan membuat program dalam bahasa mesin diatasi dengan membuat bahasa program tingkat tinggi dan compiler yang sesuai. Karena tidak rumit, teorinya mikroprosesor RISC adalah mikroprosesor yang low-cost dalam arti yang sebenarnya. Namun demikian, kelebihan ruang pada prosesor RISC dimanfaatkan untuk membuat sistem-sistem tambahan yang ada pada prosesor modern saat ini. Banyak prosesor RISC yang di dalam chip-nya dilengkapi dengan sistem superscalar, pipelining, caches memory, register-register dan sebagainya, yang tujuannya untuk membuat prosesor itu menjadi semakin cepat.